1. 晶體和晶振

　　通常，我們會將“晶體”（Crystal）和“晶振”（Oscillator）都叫成“晶振”,其實(shí)這種叫法并不恰當(dāng)。

　　無源晶體是有兩個引腳的無極性元件，如圖1（a）。正常工作時，需要借助外部電路產(chǎn)生振蕩信號，自身并不需要單獨(dú)外加電源。

　　圖1  晶體和晶振

　　而有源晶振一般有四個引腳，如圖1（b），其內(nèi)部集成石英晶體、晶體管、電阻電容等元件。晶振是一個完整的振蕩器，只需要外加適當(dāng)電源就能正常工作，無需其他外加電路。

　　2. 成本分析

　　在設(shè)計(jì)時，工程師要盡可能的降低設(shè)計(jì)成本，從表1中看出這種晶體轉(zhuǎn)晶振的電路可以使晶振的成本降低60%。

　　表1  價格對比

　　3. 晶體變晶振

　　采用晶體外加無緩沖反相器等元件組成晶振電路，原理及元件如圖2。

　　圖2  無緩沖反相器和晶體組成的晶振電路

　　電路中電阻和電容的選擇取決于反向器增益、頻率穩(wěn)定性、功耗、晶體特性和啟動時間等，推薦參數(shù)如表2。

　　表2  參數(shù)選擇

　　U1:增加U1B主要是為了增大輸出能力。無緩沖反相器的型號可以選擇NXP、ON、TI等廠家的雙反相器芯片。

　　RF:反向器的反饋電阻，它將反向器偏置在線性區(qū)域內(nèi)。選擇的RF值需要足夠大，以便反向器的輸入阻抗可以與晶體匹配。通常情況下，選擇的值在1MΩ與10MΩ之間。

　　RS:將反向器的輸出與晶體隔離開來，防止寄生高頻振蕩，以便獲得良好的波形。通過選擇大約等于容抗的值（RS≈XC2）可以獲得可以接受的結(jié)果。

　　C1、C2:選擇C1和C2的值時，要使C1和C2的并聯(lián)值等于晶體數(shù)據(jù)表中指定的建議負(fù)載電容 （CL）。另外，電容的選擇還關(guān)系到晶振的啟動時間、相移、諧振頻率等。

　　4. 參數(shù)測試

　　測試電路時，我們選用了三種不同頻率的晶體（見表3）和三個廠家的無緩沖反相器進(jìn)行組合測試，測試結(jié)果見表4.

　　表3  晶體參數(shù)

　　表4  多種電路的測試統(tǒng)計(jì)

　　頻率：由晶振的調(diào)整頻差（25℃±2℃）可以知道，晶體頻率在其容忍頻率范圍內(nèi)變動是允許的。表4中的測試頻率均在允許范圍內(nèi)，并且變動范圍較小。

　　占空比： 數(shù)字系統(tǒng)對占空比要求并不嚴(yán)格，如果用在精確占空比的場合，用戶需要對該參數(shù)進(jìn)行篩選和測試。

　　啟動時間：使用示波器的電平觸發(fā)功能，測量從系統(tǒng)上電到輸出穩(wěn)定波形的時間。

　　高低溫測試：根據(jù)晶體的工作溫度，分別測試和記錄了電路在85℃、70℃、50℃、25℃、0℃、-20℃、-40℃下的輸出頻率、占空比等參數(shù)，晶振均能順利啟振并參數(shù)正常。由于數(shù)據(jù)較多，篇幅有限，這里就不再列舉。

　　5. 結(jié)論

　　利用無源晶體的有源晶振不僅技術(shù)上可行，而且可以降低成本。

　　6. 應(yīng)用場合

　　TI在2011年針對工業(yè)控制領(lǐng)域推出了低成本，高性能的Cortex-A8內(nèi)核AM335x系列處理器，致遠(yuǎn)電子采用AM335x處理器，推出了采用郵票孔封裝的M3352_YP核心板以滿足客戶高穩(wěn)定性的需求。

　　圖3  M3352 郵票孔核心板

　 　當(dāng)客戶M3352_YP做外圍電路時，如需要使用百兆以太網(wǎng)功能，需要外加PHY電路，PHY芯片通常可以選擇DSZ8041或者DP83848,在使 用RMII接口時，無論選擇何種型號的PHY芯片，都需要為PHY芯片提供一路50MHz的CLK信號。為了降低成本可以采用50.000M晶 體+NL27WZU04的方式為PHY提供50.000M的時鐘源。

　　圖4 無源晶體做有源晶振典型應(yīng)用電路